Um data center moderno de treinamento de inteligência artificial é, sob vários aspectos, uma máquina de desperdiçar memória. Cada servidor sai de fábrica com uma quantidade fixa de RAM instalada em seus próprios pentes físicos, presa àquele conjunto de processadores e inacessível para qualquer outra máquina no mesmo rack. Quando um servidor está processando uma carga leve, boa parte dessa memória fica ociosa — e, ao mesmo tempo, a máquina ao lado pode estar travada porque excedeu a sua própria cota e não tem para onde crescer. O resultado é previsível: para treinar modelos cada vez maiores, a indústria compra cada vez mais memória, mas boa parte dela nunca chega a ser efetivamente usada. É caro, é ineficiente e é um dos fatores que tornam o treinamento de IA em larga escala tão dispendioso quanto é.
O Compute Express Link, ou CXL, é a tentativa da indústria de hardware de resolver esse problema pela raiz — não comprando mais memória, mas permitindo que a memória já instalada seja compartilhada de forma inteligente entre processadores diferentes, inclusive de servidores diferentes, como se fosse um único reservatório comum. Não é um produto de uma empresa isolada: é um protocolo aberto mantido por um consórcio que inclui, entre outras, Intel, AMD, Arm, Nvidia, Google, Meta, Microsoft, Samsung e SK hynix — ou seja, praticamente todos os grandes nomes que desenham os chips e os data centers onde a IA atual é treinada.
O “muro de memória”: o gargalo que ninguém vê na fatura da nuvem
Engenheiros de hardware usam a expressão memory wall (muro de memória) há décadas para descrever um desequilíbrio estrutural: a velocidade de processamento dos chips cresce mais rápido do que a velocidade e a capacidade com que a memória consegue alimentar esses chips com dados. Em IA, esse muro ficou particularmente doloroso nos últimos anos. Modelos de linguagem grandes, durante a inferência, podem facilmente exigir entre 80 e 120 gigabytes de memória por GPU só para armazenar o chamado “cache” de contexto da conversa em andamento — uma quantidade que já pressiona ou ultrapassa o limite físico de memória embutida em muitas placas aceleradoras atuais.
A solução tradicional para esse aperto é simplesmente comprar hardware com mais memória, ou distribuir a carga entre mais GPUs — mas ambas as saídas custam caro e, principalmente, não resolvem o problema de fundo: a memória continua isolada dentro de cada máquina. Se um servidor tem memória sobrando e o vizinho está no limite, essa sobra não pode ser emprestada. Cada servidor é uma ilha. Multiplicado por milhares de máquinas em um data center de treinamento de IA, esse isolamento se traduz em capacidade comprada e paga que frequentemente fica parada, sem uso — o tipo de desperdício que eleva o custo de cada modelo treinado sem entregar nenhum benefício em troca.
Como o CXL rompe o isolamento: um barramento conhecido, um uso novo
O CXL não é uma peça de hardware nova que substitui algo já existente — é um protocolo, ou seja, um conjunto de regras de comunicação, que roda sobre o mesmo barramento físico já usado por praticamente qualquer computador moderno para conectar placas de expansão: o PCI Express (PCIe). Isso é uma decisão de engenharia deliberada e é o que torna o CXL viável na prática: em vez de exigir uma infraestrutura de cabeamento e conectores totalmente nova, ele aproveita os mesmos slots e conexões físicas que já existem em servidores para levantar, por cima delas, uma camada lógica com capacidades que o PCIe tradicional não tinha.
A capacidade central que essa camada acrescenta chama-se coerência de cache (em inglês, cache coherency). Para entender o que isso significa sem jargão, vale uma analogia: imagine várias pessoas editando simultaneamente a mesma planilha, cada uma com uma cópia impressa na própria mesa. Se uma pessoa atualiza um número na sua cópia, mas as outras continuam trabalhando com a versão impressa antiga, o grupo inteiro começa a tomar decisões com base em dados desatualizados e conflitantes. Um sistema de memória “coerente” é equivalente a garantir que, no instante em que alguém atualiza aquele número, todas as outras cópias impressas sejam automaticamente corrigidas antes que qualquer pessoa volte a consultá-las. Aplicado a hardware, isso significa que múltiplos processadores — CPUs, GPUs, aceleradores especializados — podem ler e escrever na mesma região de memória compartilhada com a garantia de que nenhum deles vai enxergar uma versão desatualizada ou inconsistente dos dados, mesmo estando fisicamente em chips, placas ou servidores diferentes.
É essa garantia que torna seguro fazer o que vem a seguir: juntar a memória de vários dispositivos em um recurso comum.
O agrupamento de memória: um “reservatório” sob demanda
Com a coerência de cache resolvida, o CXL viabiliza aquilo que a indústria chama de agrupamento de memória (memory pooling), ou seja, reunir a memória em um reservatório comum. Na prática, em vez de cada servidor carregar consigo toda a memória que eventualmente possa vir a precisar no seu pior cenário de uso — e deixá-la ociosa na maior parte do tempo —, módulos de memória passam a ficar conectados a um comutador (switch, ou chave de roteamento) CXL compartilhado, formando um reservatório comum do qual diferentes servidores podem requisitar e devolver capacidade conforme a necessidade real de cada momento.
Um servidor que está processando um modelo pequeno usa pouco desse reservatório; um servidor vizinho, processando um modelo maior, pode puxar mais capacidade do mesmo reservatório no instante em que precisa dela, e devolvê-la quando termina. A analogia mais simples é a diferença entre cada apartamento de um prédio manter seu próprio gerador de energia individual — a maior parte do tempo parado, ocupando espaço — e o prédio inteiro compartilhar um gerador de reserva comum, do qual cada unidade puxa mais ou menos energia conforme sua necessidade momentânea, sem que ninguém precise ter comprado o próprio gerador superdimensionado “só por garantia”.
O ganho reportado por fornecedores de hardware que já comercializam essa tecnologia é justamente o aumento da taxa de utilização efetiva da memória disponível em um cluster de servidores — saindo de uma faixa de aproveitamento considerada mediana para taxas bem mais altas, o que se traduz diretamente em menos memória física precisando ser comprada para sustentar a mesma carga de trabalho.
Onde isso já existe de verdade — e onde ainda é promessa
Vale separar o que já roda em produção do que ainda é apenas ambição de longo prazo. A especificação técnica que define o CXL é mantida pelo CXL Consortium, organização sem fins lucrativos cujo conselho diretor reúne, entre outras, Intel, AMD, Arm, Nvidia, Astera Labs, Alibaba, Cisco, Dell, Google, HPE, Huawei, Meta, Microsoft, Samsung e SK hynix. Em novembro de 2025, o consórcio anunciou a especificação CXL 4.0, que dobra a taxa de transferência em relação à geração anterior e mantém compatibilidade retroativa com todas as versões desde a 1.0 — um detalhe importante, porque significa que a adoção pode ser gradual, sem forçar a substituição completa de equipamentos já instalados.
Do lado dos fabricantes de memória, Samsung, SK hynix e Micron já vendem comercialmente módulos de expansão de memória compatíveis com CXL — os chamados CMM (CXL Memory Modules) — desde 2024 e 2025, com capacidades que chegam a centenas de gigabytes por módulo. Empresas como Astera Labs, XConn Technologies e Panmnesia já comercializam os comutadores que permitem formar esses reservatórios de memória compartilhada entre múltiplos servidores. Uma demonstração pública feita em parceria entre a XConn e a MemVerge, aplicando esse agrupamento de memória via CXL ao chamado “cache” de contexto usado por sistemas de inferência de modelos de linguagem, relatou ganhos de velocidade da ordem de quatro a seis vezes em comparação a soluções tradicionais de rede para a mesma tarefa.
Ainda assim, é importante ter cautela: a adoção do CXL para agrupamento de memória em escala de produção, especialmente para treinamento (e não apenas inferência) de modelos gigantes, ainda está em estágio inicial. Muito do que circula hoje sobre “data centers de IA inteiros rodando em memória CXL compartilhada” é material promocional de fornecedores ou projeção de mercado — não relato verificável de operação em larga escala. O hardware básico (módulos de memória, comutadores, controladores) já existe e é vendido comercialmente; o que ainda está em consolidação é o quanto essa infraestrutura já substitui, de fato, a arquitetura tradicional de memória isolada por servidor dentro dos maiores data centers de treinamento de IA do mundo.
Por que isso importa além do jargão técnico
O CXL não vai aparecer no produto final que qualquer pessoa usa quando conversa com um assistente de IA — ele fica invisível, várias camadas abaixo, dentro do data center. Mas é exatamente esse tipo de tecnologia de infraestrutura, pouco visível e raramente comentada fora de círculos especializados, que determina se treinar (e rodar) modelos cada vez maiores continuará ficando proporcionalmente mais caro, ou se a indústria vai conseguir espremer mais eficiência do hardware que já possui. Quando uma fabricante de chips anuncia um novo acelerador de IA, ou quando o custo de acesso a determinados modelos sobe ou desce, parte da explicação — nem sempre contada — está em decisões de arquitetura de memória como esta: uma mudança silenciosa em como os componentes de um data center conversam entre si, mas com efeito direto sobre quanto custa, no fim das contas, colocar inteligência artificial para funcionar.
Fontes
Compute Express Link Consortium — “About CXL” (definição oficial do protocolo e da coerência de cache): computeexpresslink.org/about-cxl/
Compute Express Link Consortium — página oficial de especificações técnicas e histórico de versões: computeexpresslink.org/cxl-specification/
Compute Express Link Consortium — “Meet the Directors” e “Our Members” (composição do conselho diretor e categorias de associados): computeexpresslink.org/leaders/ e computeexpresslink.org/our-members/
Compute Express Link Consortium — blog oficial, “Overcoming the AI Memory Wall: How CXL Memory Pooling Powers the Next Leap in Scalable AI Computing” (14 de novembro de 2025): computeexpresslink.org/blog/
Business Wire — “CXL Consortium Releases the Compute Express Link 4.0 Specification Increasing Speed and Bandwidth” (18 de novembro de 2025)
Introl — “CXL 4.0 Infrastructure Planning Guide: Memory Pooling” (levantamento técnico sobre produtos comerciais de memory pooling e o caso de demonstração XConn + MemVerge)
Consulta realizada em 1º de setembro de 2026, com verificação independente de todos os dados de versão, datas e composição do consórcio citados neste artigo.