Um smartphone comum guardado na gaveta há dez anos provavelmente tem mais poder de processamento do que o computador que pilota um rover na superfície de Marte agora mesmo. Não é força de expressão: o “cérebro” da Curiosity e da Perseverance é o RAD750, um chip derivado de um processador lançado comercialmente em 1997, rodando a uma fração da velocidade de qualquer notebook vendido hoje. À primeira vista, parece um contrassenso — como pode a agência espacial mais avançada do mundo enviar a Marte um processador que perderia para o telefone do seu bolso?
A resposta não tem nada a ver com orçamento apertado ou tecnologia ultrapassada por acaso. Tem a ver com física de partículas. No espaço, longe da proteção que a atmosfera e o campo magnético da Terra oferecem, um fluxo constante de radiação cósmica bombardeia qualquer equipamento eletrônico. Essas partículas conseguem literalmente invadir um chip e alterar o valor guardado dentro dele — trocar um “0” por um “1” sem aviso, ou, em casos piores, provocar um curto-circuito interno capaz de destruir o componente. E aqui está o detalhe contraintuitivo: quanto mais moderno e miniaturizado é um chip, mais vulnerável ele costuma ser a esse tipo de ataque.
Essa tensão entre desempenho e resistência a falhas é um dos problemas mais antigos da exploração espacial. Só agora a Nasa financia uma nova geração de processadores capaz de romper esse impasse.
O processador de 1997 que ainda pilota Marte
O RAD750 é fabricado pela BAE Systems e deriva do PowerPC 750, chip lançado no mercado civil em 1997 e comercializado à época sob o nome G3, usado em computadores pessoais da época. Sua versão endurecida para o espaço chegou ao mercado em 2001 e voou pela primeira vez em 2005. Opera entre 110 e 200 MHz — centenas de vezes mais lento que o processador de um smartphone atual — e é fabricado em um processo de 250 ou 150 nanômetros, escala física enorme comparada aos poucos nanômetros dos chips de ponta de hoje.
Apesar disso, o RAD750 é hoje um dos processadores mais usados na exploração espacial. Segundo o verbete técnico consolidado pela Wikipédia em inglês, ele esteve a bordo da Deep Impact e da Mars Reconnaissance Orbiter (2005), dos telescópios Fermi (2008) e Kepler (2009), da sonda Juno (2011) e dos rovers Curiosity (2011) e Perseverance (2020) — e uma variante do mesmo projeto roda, a 118 MHz, no telescópio James Webb (2021). A espinha dorsal computacional de boa parte das missões mais ambiciosas da Nasa nas últimas duas décadas é, tecnicamente, um chip de fim dos anos 1990.
Isso não é desleixo. É a aplicação disciplinada de um princípio de engenharia espacial: usar aquilo que já foi testado exaustivamente, e não aquilo que é mais rápido.
O inimigo invisível: como uma partícula cósmica corrompe um bit
Para entender por que a idade do projeto é uma vantagem, é preciso entender o que a radiação cósmica realmente faz dentro de um chip. Um processador guarda informação como cargas elétricas distribuídas em milhões de transistores minúsculos, cada um representando um “0” ou um “1”. Quando uma partícula carregada de alta energia — um íon pesado vindo de uma explosão estelar distante, um próton solar, ou radiação presa nos cinturões de Van Allen — atravessa esse material, ela deposita, ao longo do trajeto, uma trilha de carga elétrica livre, por ionização.
Se essa trilha de carga cruzar um ponto sensível do circuito — por exemplo, a célula de memória que guarda um bit —, ela pode ser suficiente para inverter o valor armazenado ali, fazendo um “0” virar “1”, sem que nenhum componente tenha sido fisicamente danificado. Esse fenômeno tem nome técnico consolidado na engenharia: single-event upset, ou evento único de perturbação, descrito pela primeira vez em 1979, quando pesquisadores demonstraram que até raios cósmicos ao nível do mar eram capazes de provocar esse tipo de erro em circuitos comerciais.
O problema é sorrateiro justamente porque não quebra nada visivelmente: o processador continua funcionando, só que com um dado errado em algum lugar da memória. Dependendo de onde esse bit invertido está, o efeito pode ser irrelevante — ou corromper um cálculo crítico de navegação e gerar um comando indevido.
Quando o bit corrompido vira um curto-circuito permanente
Existe uma segunda categoria de falha, mais séria: o chamado single-event latchup, ou trava de evento único. Em vez de apenas inverter um bit, a partícula ativa uma estrutura parasita presente no desenho interno de circuitos CMOS — a tecnologia usada na maioria dos chips modernos —, criando o equivalente a um curto-circuito entre a alimentação e o terra do componente. Diferentemente do bit invertido, essa condição não se desfaz sozinha: a corrente continua fluindo de forma anômala, gerando calor, e pode destruir o chip por superaquecimento se a energia não for cortada a tempo.
É esse risco duplo — corrupção silenciosa de dados de um lado, dano físico permanente de outro — que torna a escolha do processador de uma sonda espacial tão delicada. Um erro de bit em um notebook na Terra é, na pior das hipóteses, uma tela azul e um reinício; a centenas de milhões de quilômetros, sem conserto manual possível, o mesmo erro pode significar a perda de uma missão inteira.
Por que transistores maiores resistem melhor do que os minúsculos chips atuais
Aqui está o ponto que explica por que a Nasa não simplesmente compra o chip mais avançado disponível e o blinda: a suscetibilidade a esses efeitos depende do tamanho físico do transistor, e a indústria de consumo passou as últimas três décadas miniaturizando transistores ao máximo, para caber mais poder de processamento no mesmo espaço.
Um transistor maior, construído em um processo de fabricação mais antigo — como os 250 ou 150 nanômetros do RAD750 —, armazena uma quantidade de carga elétrica consideravelmente maior para representar cada “0” ou “1”. É preciso, portanto, uma perturbação proporcionalmente maior para inverter seu estado: pequenas ionizações passam praticamente despercebidas. Já num transistor de poucos nanômetros, otimizado para densidade e velocidade, a carga necessária para definir um bit é muito menor — e, por consequência, muito mais fácil de alterar. Memórias de alta densidade, como os caches internos dos processadores modernos, são descritas na literatura técnica como particularmente vulneráveis justamente por serem pequenas, rápidas e por reterem pouca carga elétrica.
Esse é o paradoxo central do tema: o mesmo avanço que torna os processadores de consumo mais rápidos e eficientes — transistores cada vez menores — os torna, ao mesmo tempo, estatisticamente mais frágeis diante da radiação espacial. Um chip de última geração, sem qualquer adaptação, tende a sofrer erros de bit com muito mais frequência no espaço do que um projeto de gerações anteriores.
Blindar não basta: a lição do cofre de titânio da Juno
Diante disso, por que não simplesmente blindar um chip moderno com uma camada grossa de metal? A resposta é que blindagem ajuda, mas tem limites físicos e práticos importantes — e o caso da sonda Juno, em órbita de Júpiter, ilustra bem isso.
Júpiter possui os cinturões de radiação mais intensos do Sistema Solar. Para proteger sua eletrônica, a Nasa equipou a Juno com um cofre blindado: uma caixa de titânio com paredes de cerca de um centímetro de espessura, que reduz a radiação que chega aos componentes internos por um fator de aproximadamente 800 vezes, segundo reportagem da Planetary Society sobre a engenharia da missão. Mesmo assim, ao longo da missão a sonda está exposta a algo em torno de 20 milhões de rads acumulados — muito acima do limite de cerca de 1 milhão de rads que o próprio RAD750 suporta antes de falhar, margem que obrigou os engenheiros a dimensionar a vida útil da sonda em torno dela.
Nenhuma blindagem prática elimina o problema por completo: partículas de altíssima energia continuam atravessando qualquer anteparo razoável, e blindagem em excesso adiciona peso, custo e complexidade — recursos sempre escassos numa missão espacial. Por isso a indústria aeroespacial nunca apostou tudo na proteção externa, e sim numa combinação de blindagem moderada, projeto interno de chip fisicamente mais resistente, código corretor de erros que conserta a memória continuamente e, acima de tudo, anos de histórico de voo comprovado — usar processadores já testados com sucesso, missão após missão, em vez de arriscar um projeto novo num ambiente sem segunda chance.
A próxima geração: o programa HPSC quer multiplicar por 100 o poder de computação
Essa equação, no entanto, começou a mudar. Em 15 de agosto de 2022, a Nasa anunciou um contrato de US$ 50 milhões, de preço fixo, com a Microchip Technology para desenvolver um novo processador dentro do programa High-Performance Spaceflight Computing (HPSC, computação espacial de alto desempenho). Segundo o comunicado oficial do Jet Propulsion Laboratory da Nasa, o objetivo é entregar uma capacidade computacional cerca de 100 vezes maior que a dos computadores de bordo atuais — destinada a futuras missões lunares, a Marte e a outros destinos planetários.
Wesley Powell, principal tecnólogo da Nasa para computação de voo, resumiu o motivo do investimento: os computadores espaciais atuais “foram desenvolvidos há quase 30 anos” e, embora tenham servido bem às missões passadas, as futuras exigem capacidade de processamento significativamente maior. O desenvolvimento foi planejado para um ciclo de cerca de três anos a partir do anúncio.
O HPSC não representa um abandono da lógica que sustentou décadas de missões bem-sucedidas com processadores “antigos” — representa sua evolução. A meta é incorporar arquiteturas modernas, de múltiplos núcleos, sem abrir mão das técnicas de proteção contra radiação que tornaram chips como o RAD750 confiáveis. Até essa nova geração amadurecer e acumular seu próprio histórico de voo, a engenharia espacial seguirá preferindo o processador comprovadamente confiável ao mais rápido disponível na prateleira.
Fontes citadas neste artigo: